# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-227525

(43)Date of publication of application: 11.09.1989

(51)Int.CI.

HO3M 1/76

(21)Application number: 63-053969

(71)Applicant : NEC IC MICROCOMPUT SYST LTD

(22)Date of filing:

07.03.1988


(72)Inventor: YOKOZAWA YASUHIRO

KOUKATA MICHIKO

# (54) D/A CONVERTER

# (57)Abstract:

PURPOSE: To correctly measure the resistance connected in series of a low order digit D/A converter without being influenced with a noise, etc., by providing a switching element to impress a bias potential to the resistance voltage divider of the low order digit D/A converter. CONSTITUTION: The title converter is equipped with a high order digit D/A converter 3 and a low order digit D/A converter 4 to have a high order digit decoder 1 and a low order digit decoder 2 to decode digital data to be inputted and resistance voltage dividers composed of the series connection of plural unit resistances to prepare an analog data value according to the data to be decoded, and with a switch 8 for impressing the bias potential to the resistance voltage divider of the low order D/A converter 4. Consequently, when a signal is given from a test control circuit Q1 so as to turn on the switch 8, the voltage is impressed from a bias power terminal 5 to resistances r1 r256 of the resistance voltage divider of the low order side D/A converter 4. Thus, the accuracy of the resistance can be easily and correctly measured without being influenced by the noise, etc.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲日本国特許庁(JP)

(1) 特許出願公開

#### 四公開特許公報(A) 平1-227525

@Int. Cl. 4

識別記号

庁内整理番号

砂公開 平成1年(1989)9月11日

H 03 M 1/76

6832-5 J

審査請求 未請求 請求項の数 1 (全3頁)

野発明の名称 D/A変換装置

> 创特 顧 昭63-53969

❷出 願 昭63(1988) 3月7日

砂発 明 者

東京都港区芝5丁目7番15号

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

670条明 考

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

切出 頭 人 日本電気アイシーマイ

コンシステム株式会社

四代 理 人 弁理士 内 原

#### 1. 発明の名称

D/A変換装置

## 2. 特許請求の範囲

デジタルデータセデコードするデコーダと、 故 . デコーダによりデコードされたデジタルデータに 応じたアナログデータを生成する電源間に直列に 接続された複数の抵抗を有する抵抗分圧器と、放 抵抗分圧器の所定の中間接続点と。所定電圧端子 との間に接続されたスイッチ手段とを具備するこ とを特徴とするD/A変換装置。

## 3. 角明の詳細な説明

【産業上の利用分野】

本発明は、D/A変換装置に関し、特に抵抗分 圧方式のD/A変換装置に関する。

〔従来の技術〕

従来、この種の抵抗分圧方式のD/A変換接置

は、入力されたデジタルデータを上位桁と下位桁 に分割し、夬々異なるD/A変換器に入力して、 夫々のD/A変換器の抵抗分圧器によりデジョル データに応じたアナワグデータを得て、上位桁と 下位桁のアナログデータの相対比をとった上で加 算し、1つのアナログデータを出力させていた。

第2因に従来の抵抗分圧方式の16bit D /A変換装置を示す。AC~A15は、デジョル データの入力増予であり、入力増予A0~A7に 入力されたデジタルデータは下位桁デコーダに入 力され、入力婦子A8~A15に入力されたデジ タルデータは上位桁デコーダに入力される。下位 桁デコーダ2と上位桁デコーダ1はそれぞれ8bit のデジタル入力セデコードする為、それぞれ2。 = 2.5.6 本の出力信号線を持ち、下位桁デコーダ 2の出力信号級258本は、下位桁D/A変換器 4に接続され、上位桁デコーダ1の出力信号線 2 5 8本は、上位桁D/A変換器3に接続され . .

上位桁D/A変換器3のアナログ出力と下位桁

D/A変換器4のアナログ出力は加算器 8 に接続され、その加算された出力は、出力端子B 1 に接続される構成となっていた。

## [発明が解決しようとする課題]

上述した従来のD/A変換装置の下位桁D/A変換器4のフルスケールの値は、上位桁D/A変換装置3の約1(LSB)分である。

例えば、パイアス電源 5 が、5 [V]の場合には、 上位桁D/A変換器 3 の 1 [LSB]は、下位桁D/ A変換器 4 のフルスケールに等しく、この値は、 5 [V]+2 <sup>6</sup> = 1 9 [aV]である。

一方、下位桁D/A変換器4の1(LSB)は19 (aY)+2<sup>4</sup> 年78(µY)となる。従って、下位桁の D/A変換器4の直列抵抗の構度を、測定する場合に、1(LSB)が78(µY)と極めて小さい為、ノ イズ等の影響を受け易く、正確な値を測定し難い と共に、測定に時間がかかるという欠点を有する。

本発明は、下位桁D/A変換器の直列接続された抵抗を、ノイズ等の影響を受けずに正確に測定

イッチとを具備するD/A変換装置も得られる。 【実施併】

次に本発明について図面を参照して説明する。 第1図に、本発明の一実施例を示す。A0~A15は、デジタルデータの入力場子であり、人力 されたデジタルデータをデコードする上ので、入行コードするとのでは、では、アコードでは、中のでは、アコードでは、アークに、アコードでは、アークには、アーのにはは、アーのは、アーのには、アークには、アークには、アークには、アークには、アークには、アークには、アークには、アークには、ア

前記、本発明の回路は、従来研、第2関の回路と全く同じ、動作をし、かつ、テスト制御回路Q1よりスイッチ8がONするように信号を加えれば、下位個D/A変換器4の抵抗分圧器の抵抗

することが出来るD/A変換装置を提供することを目的とする。

# 〔課題を解決するための手段〕

本発明によれば、デコーダによりデコードされたデジタルデータに応じたアナログデータを生成 する抵抗分圧器と、その抵抗分圧器の所定の抵抗 接続点と所定の電圧端子との間に接続されたス

(「1-「2-…-」255-」にパイアス電源端子5より電圧が印加され、ノイズ等の影響を受けずに容易に抵抗の精度を正確に測定することが出来る。

又、実使用時においては、スイッチ8は、不用 意に、下位桁D/A変換器4に電圧が印加される ことを防止する入力保護機能を兼ねている。

#### (発明の効果)

以上説明したように、本発明によれば、下位桁 D/A変換器の両端にポイアス電圧を印加することにより、下位桁D/A変換器のフルスケールを パイアス電圧まで拡大することが出来る。この為 下位桁D/A変換器の抵抗精度を高精度で両定す

## ることが出来る。

又、D/A変換器の特性を関べる場合、本発明を用いてまず下位桁D/A変換器の直線性を測定し、それから下位桁D/A変換器と上位桁D/A変換器の相対精度を測定し、上位桁D/A変換器の直線性を測定することによって、より高精度な特性の測定が可能になる。

## 4. 図面の簡単な説明

第1回は本発明のD/A変換装置の一実施例、 第2回は従来のD/A変換装置である。

A 0 ~ A 1 5 …… デジタルデータ入力 媚子、 B 1 …… アナログデータ出力 媚子、 R 1 ~ R 2 5 6 。 r 1 ~ r 2 5 6 …… 抵抗、 Q 1 …… テスト 制 御回路、 1 …上位 桁 デコーダ、 2 …… 下位 桁 デコーダ、 3 ……上位 桁 D / A 変換器、 5 …… バイアス 電源 端子、 8 …… 加算器、 7 …… M O S トラン ジスタ、 8 …… スイッチ。

代理人 弁理士 内 原 音

